| 9 | RISC计算机对Cache存贮器的要求显示文摘精简指令系统计算机例如MIPS2000VLSIRISC处理机由于流水线的每一级完全由有用的计算作业所占用,从而获得最高的计算性能,为了做到这点需要在计算算法上删除多余的不需要的步骤。先进的优化编译器技术能够排除多余的步骤,例如冗长的地址计算,代码发生器软件一个周期接着一个周期地控制流水线操作。这样可能做到处理机的指令系统主要由单周期指令组成。处理机简化的结果,能够制造出快速的在计算性能上无可比拟的超大规模集成电路器件。事实上,性能受限制不是由于修理机的速度,而是对指令和数据提供足够带宽的存贮系。Cache存贮器和主存缓冲器是提供这个带宽的关键。静态随机访问存贮器SRAM。先进先出缓冲器FIFO和按内容可选址的存贮器CAM技术是限制因素。 | Paul Sweazey Craig Hansen Mark Johnson 佟春环 | 1990 | 计算机工程与应用1990，26，9： | 0 |
您所在的机构暂未开通此部分的功能，请联系管理员