共被期刊论文引用了2次
您的检索式：您选中1篇文献正在查看引证文献汇总
|
|
|
题名
|
作者
|
年代
|
出处
|
被引量
|
| 1 | 一种14位2MS/s逐次逼近型模数转换器的设计显示文摘本文提出了一种14位2MS/s逐次逼近型模数转换器(Successive Approximation Register Analog-to-Digital Converter,SAR ADC)。电路在基于顶板采样和Vcm-Based电容切换时序的二进制权重电容电荷再分配型传统模数转换器的基础上,通过采用开关电容无源积分器和多输入对全动态比较器累加转换余差电压实现二阶噪声整形结构抑制信号带内噪声,使得本设计在同等采样电容阵列下融合了SAR ADC和ΔΣADC的优点,具有更高分辨率以及更低功耗。本设计采用SMIC0.18um CMOS工艺,仿真结果表明,在3.3V电源电压,2MS/s采样率下,功耗为1.95mW,过采样率(Over Sample Ration,OSR)为16时,信号噪声失真比(SNDR)为81.76dB,无杂散动态范围(SFDR)为89.14dB,有效位数(ENOB)为13.29位。 | 董国法 | 2023 | 中国集成电路2023，32，1： | 0 |
| 2 | 一种基于FVF动态缓冲器的二阶噪声整形SAR ADC显示文摘本文提出了一种高精度的二阶无源噪声整形逐次逼近型模数转换器(NS SAR ADC)。首先,采用了一种通过动态浮动反向放大器(FIA)实现kT/C噪声消除的技术,随后结合差分结构的定制电容,实现更小的电容阵列面积的同时抑制了采样热噪声。最后,采用翻转电压跟随器(FVF)结构作为动态缓冲器提取残差电压,并通过电容堆叠的操作实现无源求和,对比较器噪声与量化噪声进行了二阶整形。该设计采用0.18μm工艺实现,仿真表明,在1.8 V电源电压、8倍过采样率和2 MS/s的采样频率下,信号噪声失真比(SNDR)为88.57 dB,无杂散动态范围(SFDR)为99.09 dB,功耗仅为302μW。 | 王炳煌 | 2024 | 中国集成电路2024，33，1： | 0 |
您所在的机构暂未开通此部分的功能，请联系管理员